（原标题：日本2nm晶圆厂，韩国教授撰文看衰）
公众号记得加星标??，第一时间看推送不会错过。
来源：内容来自半导体行业观察综合。
日本半导体制造商Rapidus 于18日首度公开2奈米制程晶片试作样品，力拼2027年量产。韩国成均馆大学教授权锡俊（音译，Seok Joon Kwon）并不看好Rapidus的发展，他在脸书发布近万字文章吐槽，还建议可以找买家收购，首选就是台积电。若无人收购，不妨考虑日韩合作。
以下为文章正文：
日本政府为振兴半导体制造业而雄心勃勃推行的双向战略之一，便是Rapidus项目。我一有机会就在各种媒体上谈论这个项目，最近的最新消息表明，该项目的方向几乎已成定局。当然，至少在我看来，它的方向会朝着一个糟糕的方向发展。
根据最近披露的数据，Rapidus于2023年9月在北海道千岁地区开始建设其首座晶圆厂——IIM-1晶圆厂，仅用了8个月的时间，即2024年4月，晶圆厂的框架、洁净室和基础设备就已完工。与此同时，Rapidus于2024年12月引进了ASML的EUV光刻机设备，这是日本半导体行业首台、全球第五台量产晶圆厂（设备安装仪式于12月18日举行）。更令人惊讶的是，他们宣布在2024年4月1日启动了中试线，距离设备引进还不到四个月，尽管他们几乎没有任何ArFi DUV光刻技术的操作经验，更不用说EUV了。更令人惊讶的是，他们报告称，在2025年4月1日中试线开始试生产仅仅三个月后，就在7月中旬成功完成了第一片基于GAAFET晶圆的电特性测试（即器件能够正常工作的最低概念验证信号）。
从Rapidus最近的披露信息中，我们需要关注他们声称完成的三项任务的完成速度。首先是晶圆厂的竣工速度。从破土动工到竣工仅用了8个月。这比通常的两年时间快了三倍多。其次是引入EUV后工艺稳定的速度。从引入到中试线仅用了100天。第三，EUV 测试运行后，仅用了 100 天就生产出了第一片测试晶圆。为了比较这些流程的执行速度，我们将其与台积电或三星电子的代工厂进行比较。
即使设备到达晶圆厂后，EUV 光刻机也至少需要半年时间才能安装和稳定。台积电或三星电子在采用 3nm 工艺的过程中引入 EUV 时，至少需要 30 到 50 周，而 S 公司甚至花了一年多的时间。当然，提取 EUV 光束、将其引导到晶圆表面，并使用像 Rapidus 这样的反射式掩模版进行图案化的过程本身并不需要那么长时间，但由于这家晶圆厂不是研发晶圆厂，而是以“量产”为目标的晶圆厂，因此很难避免花费大量时间来稳定初始良率。如果我们相信Rapidus的声明，他们已经将EUV光刻工艺的稳定时间缩短到不到台积电或三星电子通常所需时间的1/3到1/4。
当然，我们很难完全相信这些说法。从披露的信息中我们可以得到的一个提示是，他们的代工工艺采用单晶圆工艺，这与台积电或三星电子的代工厂不同。这与其他主要采用批量生产方式的公司不同。打个比方，如果其他公司拥有像现代或丰田这样的大规模生产线，那么Rapidus就像是手工制造兰博基尼或法拉利等超级跑车的流程，一辆接一辆。这个比喻其实非常恰当，因为像兰博基尼或法拉利这样的超级跑车可以保持比一般量产汽车高出近10倍的单价，这使得这种手工制造成为可能。当然，没有人能保证 Rapidus Fab 一定能够制造出兰博基尼级别的超级跑车。
如果该晶圆厂以单晶圆方式生产，那么获得的EUV光刻数据很可能与批量生产多晶圆并同时获得的数据存在质的差异，因为批量生产能够保持一致的质量水平。换句话说，这意味着只有从最初几片曝光工艺的晶圆中抽取合适的数据，才能宣布该工艺成功。这并不意味着这种方法不诚实。当然可以这样做。然而，这种策略的问题在于，它与Rapidus最初设想的“量产”模式相去甚远。换句话说，Rapidus的公开信息很可能是为了技术营销而做的宣传。
该晶圆厂的竣工速度之快也令人难以接受。从破土动工到竣工不到一年，是因为该晶圆厂的规模本来就很小。月产能不足1万片的晶圆厂，与采用研发型产线的晶圆厂在规模上并无太大差异。如果晶圆厂规模较小，引入的设备数量也较少，安装时间也较短。虽然骨架施工和洁净室安装是最耗时的工序，但如果晶圆厂规模较小，那么竣工速度与技术实力关系不大。更值得注意的是，EUV的安装是在晶圆厂竣工后迅速完成的。如前所述，如果专注于单晶圆生产，那么晶圆厂内部的工艺设备布置很可能只关注EUV，而不是像以往那样注重布局工艺的密集布置。换句话说，考虑到最佳布局和其他设备可用性的优化被搁置了，很可能只是为了快速提取首次曝光工艺的数据而临时安排的。
Rapidus 项目宣布启动之初，众多专家持怀疑态度，原因在于 Rapidus 瞄准的 2nm 工艺采用“蛙跳法”，跳过了日本已停产的 18nm 及以下工艺与 2nm 工艺之间的所有“阶梯式”技术。在现阶段，谁会拒绝采用这种能够瞬间跳过 10 多个步骤的突破性方法呢？如果可以，中国晶圆代工厂或许也想这么做，而且他们已经做到了，甚至做得更多。然而，Rapidus 和其他后来的晶圆代工厂必须经历从成熟工艺中积累经验的过程，即使这需要一些时间，这也是有原因的。即使是 DUV，大多数工艺也并没有太大区别，尤其是通过在晶圆批次中重复多次 LE 工艺来管理良率，这是一种如果没有足够经验就很难掌握的诀窍。 18纳米、14纳米、10纳米、8纳米、7纳米、6纳米、5纳米、4纳米和3纳米等各个阶段不仅仅是确保渐进式技术的策略，更是至关重要的垫脚石。它们是迈向下一阶段必须确保的技术大本营。特别是在个位数纳米工艺中，不仅光刻技术的转变，而且包括金属氧化物在内的材料转变也在各个阶段发生。在这个过程中，不仅需要满足工艺是否简单可行，还需要同时优化芯片性能和无晶圆厂客户所需的工艺。
Rapidus 表示，他们将跳过近十个中间环节，而非一两个，这并非完全合理。他们已与 IBM 达成协议，引入 GAAFET 授权，并且据悉，他们也曾与 ASML 和 IMEC 进行过某种程度的工艺合作洽谈。然而，目前尚不清楚他们将如何获得这些工艺中必须自主掌握的技术诀窍，以及他们是否拥有足够的专家在短时间内将其提升到足够高的水平。Rapidus 披露的资料中，据称他们已确认完成初始 EUV 工艺的晶圆的电气特性，但具体数据尚未披露。如果他们真的掌握了足够的技术，就应该详细披露晶圆的电气特性（例如阈值电压、漏电流、驱动电流、亚阈值斜率、开关速度、功耗、电容等），并且从战略上讲，披露大家都关心的EUV曝光工艺质量水平数据也是正确的，例如图案的LER/LWR、CD/CDL均匀性、套刻均匀性、曝光功率和剂量。这是因为他们可以向潜在的无晶圆厂客户宣传他们的晶圆厂工艺能力具有足够的竞争力。
然而，Rapidus尚未披露详细数据，也没有提及规格类型，更不用说曝光工艺数据了。当然，如果一切按计划进行，Rapidus可能会在定于2025年12月举行的VLSI技术研讨会上公布详细规格，但详细规格仍然笼罩在神秘之中。在搜索专利时也是如此。如果在专利搜索门户上搜索Rapidus的文献，会发现一些工艺技术专利，但大部分只主张2nm工艺集成度的权利，无法确认具体工艺参数的描述（栅极堆栈配置、光刻掩模设计、氧化物材料等）。
尽管Rapidus项目宣布了令人印象深刻的快速晶圆建成、曝光工艺稳定和原型晶圆生产，但仍然难以改变最初关于从商业角度来看难以确保作为晶圆代工厂可持续发展的判断。最大的原因是他们最近信心满满地宣布的以单晶圆为导向的生产策略。考虑到他们的晶圆厂规模相对较小，客户生态系统尚未充分形成，这并不难理解。但是，如前所述，像手工制作超级跑车一样的单晶圆工艺与其他公司的批量方法不同。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4101期内容，欢迎关注。
加星标??第一时间看推送，小号防走丢
求推荐
配配查提示：文章来自网络，不代表本站观点。
